

## PATENT ABSTRACTS OF JAPAN

(11)Publication number : 07-221464

(43)Date of publication of application : 18.08.1995

(51)Int.Cl.

H05K 3/46  
H01L 23/12  
H05K 1/02  
// C08G 61/00

(21)Application number : 06-010791

(71)Applicant : SHINKO ELECTRIC IND CO LTD

(22)Date of filing : 02.02.1994


(72)Inventor : IJIMA TAKAHIRO  
WAKABAYASHI SHINICHI

## (54) CIRCUIT BOARD AND ITS MANUFACTURING METHOD

(57)Abstract:

PURPOSE: To prevent a cross talk between an upper conductive pattern and a lower conductive pattern as much as possible even when a high frequency signal is used, and readily form a conductive pattern.

CONSTITUTION: In a circuit board 10 that conductive patterns 16, 20 are formed in layers on a board 12, it comprises a ground plane 14 formed via a space part 30 on a lower conductive pattern 16 formed on a surface of the board 12; and an upper conductive pattern 20 formed via a space part 28 on the ground plane 14, and the upper conductive pattern 20 is vertically provided on the specific conductive pattern out of the lower conductive patterns 16, and coupled and supported by a via 19 passing through a through hole 24 of the ground plane 14.



## LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平7-221464

(43) 公開日 平成7年(1995)8月18日

(51) Int.Cl. <sup>6</sup>	識別記号	片内整理番号	F I	技術表示箇所
H 0 5 K 3/46	Z	6921-4E		
	M	6921-4E		
H 0 1 L 23/12				
H 0 5 K 1/02	N			

H 0 1 L 23/ 12

N

審査請求 未請求 請求項の数7 O L (全 7 頁) 最終頁に続く

(21) 出願番号 特願平6-10791

(22) 出願日 平成6年(1994)2月2日

(71) 出願人 000190688

新光電気工業株式会社

長野県長野市大字栗田字舎利田711番地

(72) 発明者 飯島 隆廣

長野県長野市大字栗田字舎利田711番地

新光電気工業株式会社内

(72) 発明者 若林 信一

長野県長野市大字栗田字舎利田711番地

新光電気工業株式会社内


(74) 代理人 弁理士 綿貫 隆夫 (外1名)

(54) 【発明の名称】 回路基板及びその製造方法

(57) 【要約】

【目的】 高周波信号を使用した場合にも、上部導体パターンと下部導体パターンとの間のクロストークを可及的に防止でき、且つ導体パターンを容易に形成できる回路基板を提供する。

【構成】 基板12上に導体パターン16、20が複数層に形成された回路基板10において、該基板12面に形成された下部導体パターン16上に、空間部30を介して形成された接地プレーン14と、接地プレーン14上に空間部28を介して形成された上部導体パターン20とを具備し、上部導体パターン20が、下部導体パターン16のうち所定の導体パターン上に立設され且つ接地プレーン14の透孔24を通過するビア19によって連結・支承されていることを特徴とする。



1


## 【特許請求の範囲】

【請求項1】 基板上に導体パターンが複数層に形成された回路基板において、

該基板面に形成された下部導体パターン上に、空間部を介して形成された接地プレーンと、前記接地プレーン上に空間部を介して形成された上部導体パターンとを具備し、

前記上部導体パターンが、前記下部導体パターンのうち所定の導体パターン上に立設され且つ接地プレーンに形成された透孔を通過するビアによって連結・支承されていることを特徴とする回路基板。 10

【請求項2】 接地プレーンが、下部導体パターンのうち所定の導体パターン上に立設されたビアによって連結・支承されている請求項1記載の回路基板。 \*



【請求項5】 下部導体パターンのうち所定の導体パターン上に立設したビアと接続する位置に、上部導体パターンを形成する請求項4記載の回路基板の製造方法。

【請求項6】 基板上に形成した下部導体パターンと、前記下部導体パターンの上に空間部を介して形成した接地プレーンと、前記接地プレーンの上に空間部を介して形成した上部導体パターンとを具備する回路基板を製造するに際し、

該下部導体パターンを形成した基板に、下記に示す化合物を加熱重合して成る第1重合体層を形成した後、 30  
前記下部導体パターンを構成する接地導体パターン上に※

\*【請求項3】 上部導体パターンと下部導体パターンとが立体交差する交差部を除く接地プレーンに、複数個の小孔が穿設されている請求項1記載の回路基板。

【請求項4】 基板上に形成した下部導体パターンと、前記下部導体パターンの上に空間部を介して形成した上部導体パターンとを具備する回路基板を製造する際に、

該下部導体パターンを形成した基板に、下記に示す化合物を加熱重合して成る重合体層を形成した後、前記上部導体パターンを前記重合体層上に形成し、

次いで、前記重合体層を加熱分解して除去することを特徴とする回路基板の製造方法。

## 【化1】


※立設したビアと接続し且つ複数個の透孔を穿設した接地プレーンを前記第1重合体層上に形成し、

次いで、前記接地プレーン上に、下記に示す化合物を加熱重合して成る第2重合体層を形成した後、

前記第2重合体層上に前記下部導体パターンのうち所定の導体パターン上に立設され且つ前記接地プレーンの透孔を貫通するビアと接続した上部導体パターンを形成し、

その後、前記第1重合体層及び第2重合体層を加熱分解して除去することを特徴とする回路基板の製造方法。

## 【化2】



【請求項7】 上部導体パターンと下部導体パターンとが立体交差する交差部を除く接地プレーンに、複数個の小孔を穿設する請求項6記載の回路基板の製造方法。 40

## 【発明の詳細な説明】

## 【0001】

【産業上の利用分野】 本発明は回路基板及びその製造方法に関し、更に詳細には基板上に導体パターンが空間部を介して複数層に形成された回路基板及びその製造方法に関する。

## 【0002】

【従来の技術】 半導体装置に使用される回路基板には、搭載する半導体チップの高集積度化等に伴い、導体パターンが複数層に形成された多層構造の回路基板が使用さ 50

れている。かかる回路基板としては、通常、上面に導体パターンが形成された樹脂板等を積層したもの、或いは複数枚のグリーンシートの各々にタングステン等のメタライズを施して積層し焼成した多層セラミック回路基板等が使用される。このため、上部導体パターンと下部導体パターンとの間には、樹脂又はセラミックが介在する。ところで、近年、半導体チップの高速化の要請等に伴い、高周波信号で動作する半導体チップが使用されつつある。ところが、高周波信号の使用によって、上部導体パターンと下部導体パターンとの間に発生するクロストーク等を防止すべく、上部導体パターンと下部導体パターンとの間の低容量化が必要となる。このため、図5に示すエアブリッジ法を採用することが考えられてい

る。

【0003】

【発明が解決しようとする課題】図5に示すエアブリッジ法は、下部導体パターン100と上部導体パターン102とを直交させた、且つ両導体パターンの交差部において、下部導体パターン100と上部導体パターン102との間に空間部を形成する方法である。この様な、エアブリッジ法によれば、両導体パターンの交差部の長さを最小とすることができ、且つ両導体パターンの交差部における容量も低容量化できるため、高周波信号を両導体パターンに流しても、クロストーク等に因る弊害を可及的に防止できる。しかしながら、このエアブリッジ法も、図4に示すマルチチップモジュール基板(MCM)には、適用が困難となってきた。つまり、MCMは、一枚の回路基板104上に搭載された、複数の半導体チップ106・・・を、回路基板104に形成された導体パターンによって接続されたものである。

【0004】このため、回路基板104に形成すべき導体パターン数が多くなり、導体パターン同士の交差部も多くなる。しかも、各交差部において、導体パターン同士を常に直交させ且つ下部導体パターン100と上部導体パターン102との間に空間部を形成することは、導体パターンの設計自由度を低下させる。一方、上面に導体パターンが形成された樹脂板等を積層した回路基板、或いは複数枚のグリーンシートの各々にタングステン等のメタライズを施して積層し焼成した多層セラミック回路基板等の従来の回路基板を使用することによって、導体パターンの設計は容易となるものの、高周波信号を使用した場合、上部導体パターンと下部導体パターンとの間の誘電率を低くさせることを必要とする。このため、高価な低誘電率材料を使用すると、最終的に得られる回路基板の製造コストを高額とする。

【0005】また、下部導体パターン100と上部導体パターン102との間に空間部を形成するためには、通常、下部導体パターン100を形成した基板上に形成されたレジスト層上に、上部導体パターン102を形成した後、前記レジスト層をエッチング液によって溶解除去する製造方法が採用される。しかしながら、この製造方法によれば、導体パターンが微細となり、高密度な配線となって、下部導体パターン100と上部導体パターン102との間の間隙が狭くなる。この様に、下部導体パターン100と上部導体パターン102との間の間隙が狭くなった場合、レジスト層を溶解除去するエッチング液の間隙への流入が困難となって、間隙に充填されたレジスト層の除去に時間がかかる。

【0006】そこで、本発明の第1の目的は、高周波信

号を使用した場合にも、上部導体パターンと下部導体パターンとの間のクロストークを可及的に防止でき、且つ導体パターンを容易に形成できる回路基板を提供することにある。また、本発明の第2の目的は、下部導体パターンと上部導体パターンとの間の空間部が狭い回路基板を容易に製造し得る回路基板の製造方法を提供することにある。


【0007】

【課題を解決するための手段】本発明者等は、前記目的を達成すべく検討したところ、上部導体パターンと下部導体パターンとの間に、接地プレーンを介在させた回路基板によれば、両導体パターン間のクロストーク等を防止でき、且つ導体パターンの設計の自由度を保つことができること、及びこの回路基板は、ベンゾシクロブテンを出発原料とする重合体層を使用することによって、前記重合体層を加熱によって容易に分解除去できることを知った。本発明者等は、これらの知見を基にして更に検討を重ねた結果、本発明に到達した。

【0008】即ち、本発明の第1の発明は、基板上に導体パターンが複数層に形成された回路基板において、該基板面に形成された下部導体パターン上に、空間部を介して形成された接地プレーンと、前記接地プレーン上に空間部を介して形成された上部導体パターンとを具備し、前記上部導体パターンが、前記下部導体パターンのうち所定の導体パターン上に立設され且つ接地プレーンに形成された透孔を通過するビアによって連結・支承されていることを特徴とする回路基板にある。かかる構成を有する本発明の第1の発明において、接地プレーンを、下部導体パターンのうち所定の導体パターン上に立設されたビアにより連結・支承することによって、接地プレーンを容易に支承することができ且つ接地プレーン上の電位を可及的に均一化することができる。更に、上部導体パターンと下部導体パターンとが立体交差する交差部を除く接地プレーンに、複数の小孔を穿設することによって、上部導体パターンと下部導体パターンとのクロストークを可及的に防止しつつ、接地プレーンのインピーダンス等を調整することが可能となる。

【0009】本発明の第2の発明は、基板上に形成した下部導体パターンと、前記下部導体パターンの上方に空間部を介して形成した上部導体パターンとを具備する回路基板を製造する際に、該下部導体パターンを形成した基板上に、下記に示す化合物を加熱重合して成る重合体層を形成した後、前記上部導体パターンを前記重合体層上に形成し、次いで、前記重合体層を加熱分解して除去することを特徴とする回路基板の製造方法にある。

【化3】




かかる構成を有する本発明の第2の発明において、下部導体パターンのうち所定の導体パターン上に立設したビアと接続する位置に、上部導体パターンを形成することによって、上部導体パターンをビアにより支承することが

【0010】また、本発明の第3の発明は、基板上に形成した下部導体パターンと、前記下部導体パターンの上方に空間部を介して形成した接地プレーンと、前記接地プレーンの上方に空間部を介して形成した上部導体パターンとを具備する回路基板を製造するに際し、該下部導体パターンを形成した基板上に、下記に示す化合物を加熱重合して成る第1重合体層を形成した後、前記下部導

\*体パターンを構成する接地導体パターン上に立設したビアと接続し且つ複数個の透孔を穿設した接地プレーンを前記第1重合体層上に形成し、次いで、前記接地プレーン上に、下記に示す化合物を加熱重合して成る第2重合体層を形成した後、前記第2重合体層上に前記下部導体パターンのうち所定の導体パターン上に立設され且つ前記接地プレーンの透孔を貫通するビアと接続した上部導体パターンを形成し、その後、前記第1重合体層及び第2重合体層を加熱分解して除去することを特徴とする回路基板の製造方法にある。

【化4】



かかる構成を有する本発明の第3の発明において、上部導体パターンと下部導体パターンとが立体交差する交差部を除く接地プレーンに、複数個の小孔を穿設することによって、上部導体パターンと下部導体パターンとのクロストークを可及的に防止しつつ、接地プレーンのインピーダンス等を調整できる。

【0011】

【作用】本発明の第1の発明によれば、下部導体パターンと上部導体パターンとの間に接地プレーンが形成されているため、導体パターン同士が互いに及ぼし合うノイズ等を防止することができ、下部導体パターンと上部導体パターンとが立体交差する交差部において、両導体パターンを直交させることを要せず、導体パターンの設計自由度を向上できる。しかも、下部導体パターンと接地プレーンとの間、及び接地プレーンと上部パターンとの間は、空間部に形成されているために誘電率を小さくでき、高周波信号を使用しても両導体パターン間のクロストーク等を可及的に防止できる。また、本発明の第2の発明によれば、下部導体パターンが形成された基板上に積層した重合体層上に、上部導体パターンを形成した後、前記重合体層を加熱分解して除去できる。このため、下部導体パターンと上部導体パターンとの間の間隙が狭い場合にも、容易に間隙に充填された重合体を除去できるのである。更に、本発明の第3の発明によれば、本発明の第1の発明に係る回路基板を容易に製造することができる。

【0012】

【実施例】本発明を図面によって更に詳細に説明する。図1は、本発明の一実施例を示す回路基板10の部分平面図であって、セラミック基板12上に銅等の金属から成る下部導体パターン16、16・・・が形成されている。また、下部導体パターン16、16・・・の上方には、導体パターンのインピーダンスマッチング等のために複数個の小孔22、22・・・が形成された銅等の金属から成る接地プレーン14が形成され、更にランド18から延出され接地プレーン14の上方に設けられた銅等の金属から成る上部導体パターン20、20・・・が形成されている。

【0013】かかる上部導体パターン20、20・・・と、下部導体パターン16、16・・・の間には、図2に示す様に、接地プレーン14が形成されている。この接地プレーン14は、基板12の上面に形成された下部導体パターン16、16・・・のうち接地用導体パターンに設けられたランド15、15・・・に立設された銅等の金属から成るビア26、26・・・によって連結・支承されている。また、上部導体パターン20、20・・・は、下部導体パターン16、16・・・の端末に形成されたランド17、17・・・に立設された、銅等の金属から成るビア19、19によって連結・支承されている。更に、本実施例の回路基板10の下部導体パターン16、16・・・と上部導体パターン20、20・・・とが立体交差する交差部においては、接地プレーン14に小孔22、2

7

2・・・が穿設されておらず、図2に示す様に、下部導体パターン16、16・・・と接地プレーン14との間、及び接地プレーン14と上部導体パターン20、20・・・との間に、空間部28、30が形成される。

【0014】この様に、下部導体パターン16、16・・・と上部導体パターン20、20・・・とが立体交差する交差部において、空間部28、30と接地プレーン14とによって下部導体パターン16、16・・・と上部導体パターン20、20・・・とが実質的に電氣的に隔離され、両導体パターン間のクロストークを可及的に防止できる。このため、本実施例の回路基板10によれば、図2に示すL字状の下部導体パターン16'の様に、上部導体パターン20と下部導体パターン16とが平行となる部分が存在していてもよく、図5に示すエアブリッジ法に比較して、下部導体パターン16と上部導体パターン20との設計自由度を向上できる。

【0015】かかる図1～図2に示す回路基板10は、図3に示す製造方法で製造することができる。まず、セラミック製の基板12上に、公知の方法、例えばスパッタリング、蒸着、無電解めっき等によって形成した銅層にエッチング等を施して下部導体パターン16、16・・・を形成する〔図3(a)〕。この下部導体パターン16、16・・・の端末には、接地用導体パターンのランド15と信号用導体パターンのランド17とが形成されている。更に、下部導体パターン16、16・・・上に積層したレジスト層32(第1重合体層)の所定箇所にエッチング等によって、底面がランド15、17で形成される凹部を形成した後、この凹部内に銅等の金属をめっき等で充填してビア19の一部とビア26とを形成する〔図3(b)〕。次いで、レジスト層32の上面一面に 30  
スパッタリング、蒸着、無電解めっき等により形成した\*


8

\*銅層に、エッチング等によって所定位置に透孔24及び小孔22等を穿設して接地プレーン14を形成する〔図3(c)〕。この際に、透孔24内にビア19の一部を形成する銅層を残留させる。この様にして形成された接地プレーン14は、ビア26によって下部導体パターンのうち接地用導体パターンに連結されている。

【0016】その後、所定形状に形成された接地プレーン14上に積層したレジスト層34(第2重合体層)に、図3(c)に示す工程で形成したビア19の一部に至る凹部をエッチング等によって設け、めっき等によって銅等の金属を充填してビア19とする。更に、このレジスト層34の上面一面にスパッタリング、蒸着、無電解めっき等により形成した銅層に、パターンニングを施して上部導体パターン20を形成する。形成された上部導体パターン20は、下部導体パターン16の端末に形成されたランド15上に立設されたビア19によって連結されており、下部導体パターン16、16・・・と接地プレーン14との間、及び接地プレーン14と上部導体パターン20、20・・・との間は、レジスト層32、34が充填されている。このため、本実施例では、かかるレジスト層32、34をエッチング液によって溶解除去することによって、図1～図2に示す回路基板を製造できる。

【0017】この様に、レジスト層32、34をエッチング液によって除去する場合、両導体パターン間の間隙が狭い場合には、間隙に充填されたレジストの溶解除去が極めて困難である。この様な場合には、レジスト層32、34として、下記に示す化学式のベンゾシクロブテン(以下、BCBと称する)を加熱重合して得られた重合体層を使用することが好ましい。


【化5】



このBCBは、180～200℃の温度で加熱することによって重合してプレポリマーを形成し、更に200～250℃の温度では重合が進行して重合体(ポリマー)

を形成する。この過程を下記に示す。

【化6】



ここで、「-Me」は「-CH<sub>3</sub>」を表す。

【0018】この様にして得られた重合体は、非酸素下で200～250℃の加熱を施すと、約1時間～1日程度で分解する。このため、レジスト層32、34として、この重合体を使用することによって、下部導体パターン16、16・・・と接地プレーン14との間、及び接地プレーン14と上部導体パターン20、20・・・との間に充填された重合体層を、加熱により容易に除去できる。尚、図1～図3に示す回路基板においては、導体パターンが2段に形成された多層回路基板を示したが、3段以上の導体パターンの回路基板に本実施例を適用してもよいことは勿論のことである。

【0019】また、BCBを使用することによって、図5に示す従来のエアブリッジ法においても、上部導体パターンと下部導体パターンとの間の重合体を容易に除去することができる。このため、従来のエアブリッジ法においても、本実施例を適用することができる。本実施例において、基板12としてセラミック基板を使用した30が、樹脂基板を使用してもよい。更に、上部導体パターン20、20・・・及び接地プレーン14は、ビア19、26によって支承されているが、ビア19、26による支承に加え、上部導体パターン20と基板12との間、及び／又は接地プレーン14と基板12との間に、セラミック製又は樹脂製の支柱部材を設け、上部導体パターン20及び／又は接地プレーン14を支承してもよい。

【0020】

【発明の効果】本発明によれば、高周波信号を使用しても上部導体パターンと下部導体パターンとの間のクロス40

することができる。また、導体パターンの設計自由度を拡大できるため、マルチチップモジュール等の回路基板として使用できる。更に、上部導体パターンと下部導体パターンとの間を空間部とするため、高価な低誘電材料を使用することを要せず、低コストで導体パターンが多層に形成された回路基板を提供できる。

【図面の簡単な説明】

【図1】本発明の一実施例に係る回路基板を示す部分平面図である。

【図2】図1に示す回路基板の部分断面図である。

【図3】図1に示す回路基板の製造工程を示す工程図である。


【図4】マルチチップモジュールの概略を説明する説明図である。

【図5】従来のエアギャップ法を説明するための説明図である。


【符号の説明】

- 10 回路基板
- 12 基板
- 14 接地プレーン
- 15、17、18 ランド
- 16 下部導体パターン
- 19、26 ビア
- 20 上部導体パターン
- 22 小孔
- 24 透孔
- 28、30 空間部
- 32 第1重合体層（レジスト層）
- 34 第2重合体層（レジスト層）


【図5】




【図1】




【図2】



【図3】



【図4】



フロントページの続き

(51)Int. Cl.<sup>6</sup>

// C 0 8 G 61/00

識別記号

N L F

庁内整理番号

F I

技術表示箇所